

Corso di Laurea Specialistico in Fisica , indirizzo “Tecnologie Fisiche Innovative”:  
programma di **Tecniche Elettroniche I** per l’anno accademico 2005-06.

### **Sistemi elettronici digitali**

Numeri binari. Conversione di base numerica. Codici. Variabili Binarie e logica vero o falso. Rappresentazione variabili binarie. Funzioni logiche. Circuiti elettrici per realizzare funzioni logiche. CMOS come interruttori. Famiglie logiche. Definizione livelli logici. Simboli funzioni logiche. Fan\_out. Timing.

### **Algebra booleana**

Definizione assiomatica algebra booleana. Algebra booleana a due valori. Teoremi fondamentali . Funzioni booleane. Funzioni booleane e circuiti logici. Complemento di funzioni booleane. Forme canoniche di funzioni booleane. Trasformazione di una funzione booleana in forma canonica. Conversione tra forme canoniche. Esempi di realizzazione di funzioni booleane mediante porte logiche.

### **Semplificazione di funzioni booleane**

Metodo delle mappe . Mappe a due e tre variabili. Mappe a quattro variabili.  
Semplificazione in prodotti di somme . Condizione don’t care. Cenni sul metodo tabulare.

### **Porte Logiche**

Introduzione ai circuiti logici combinatori. Variabili esterne e controlli. Buffer tri-state. Applicazione buffer tri-state: Multiplexer. Bus unidirezionale e bidirezionale. OR Esclusivo. Equivalence. Sintesi di funzioni e realizzazione in logica NAND o NOR.

### **Reti Combinatorie**

Procedimento per il progetto di circuiti logici. Encoder. Rivelatore di priorità e codificatore. Decoder. Conversione codici. Comparatore. Analisi di un circuito combinatorio. Multiplexer. Demultiplexer. Funzioni aritmetiche : somma e sottrazione binaria. Half adder. Full Adder. Look-Ahead Carry Adder. Convertitore BCD-sette segmenti. Reti programmabili : PAL, PLA, PROM.

### **Reti Sequenziali**

Definizione di rete sequenziale. Analisi di reti sequenziali asincrone. Il Flip-Flop SR . Reti sequenziali asincrone e sincrone. Il Flip\_Flop SR sincronizzato. Il Flip Flop JK. Il Flip-Flop JK Master-Slave. Flip-Flop di tipo D e T . Flip-Flop Edge-triggered. Reti sequenziali sincrone. Contatori e registri. Il contatore asincrono e sincrone. Lo shift register. Memorie FIFO, LIFO e RAM.

## **Programmazione di dispositivi elettronici digitali**

Descrizione generale di PLD, CPLD, FPGA e strumenti CAD da utilizzare per il flusso di progettazione di un dispositivo elettronico digitale programmabile. Introduzione al linguaggio Verilog HDL, livelli di descrizione dell' hardware, descrizione di logica combinatoria gate-level e behavioral. Utilizzo dei programmi NCVerilog e SimVision. Sintassi degli statement verilog più comuni. Esercitazione sulla descrizione di un estrattore del massimo fra 10 ingressi. Utilizzo dei parametri, descrizione di moduli ricorsivi per implementare un albero.

Introduzione teorica alle macchine a stati. Descrizione in Verilog di macchine a stati implicite ed esplicite. Cenni sulle diverse tecniche di codifica degli stati.

Sintesi di un circuito: descrizione dei constraints, simulazione del modello post sintesi.

Implementazione della rete sintetizzata nel componente con il software ISE della XILINX. Analisi statica. Simulazione del modello post implementazione.

Esercitazione sulla descrizione di una macchina a stati di controllo di un ADC e confronto del risultato con una soglia data.

Testi ed articoli consigliati :

Dispense del Docente;

Millman-Grabel Ed. Mc Graw Hill “ Microelettronica”;

Data Sheets per componenti elettronici <http://www.alldatasheet.com/>;

The Verilog Hardware Description Language - Professor Don Thomas

<http://www.ece.cmu.edu/~thomas/VSLIDES.pdf>;

VERILOG HDL Training

<http://www.ge.infn.it/~pratolo/verilog/SlidesCorso.pdf>;

Verilog and Finite State Machines

<http://www.caip.rutgers.edu/~bushnell/dsdwebsite/dsdlecture8.ppt>;

FPGA Compiler II - Verilog HDL Reference Manual

<http://www.cse.ucsc.edu/classes/cmpe225/Fall01/synver.pdf>;